



ETSI Telecomunicación

DCSE

(Diseño de Circuitos y Sistemas Electrónicos)



• **Fast Input select:**
Que la entrada entre directamente a la macrocélula sin pasar por la PIA



Permite independizar un pin I/O (usado como entrada) de la macrocélula, por lo que no tener que sacrificarla

Diseño de Circuitos y Sistemas Electrónicos (DCSE)

Apuntes de Pak (Fco. J. Rodríguez Fortuño)
ETSI Telecomunicación. Universidad Politécnica de Valencia.
Segundo cuatrimestre de 3^{er} curso
Curso 2005/2006

Contenido:


- Resumen de algunos temas de teoría: advierto que es un resumen basado en las notas que tomé de forma rápida sobre las transparencias en clase, así que es muy posible que contengan datos incorrectos.
- Resumen de algunas prácticas: escritos a toda prisa en las propias prácticas

Fecha de última actualización: 30 Septiembre 2007



TEMA 1. Introducción a la Fabricación y a las Tecnologías de Circuitos Integrados

1. Introducción

Tipos de circuitos integrados:



El interior :




Dado vs Layout :

Dado : diseño físico en silicio


Layout : aspecto final del dado, representación gráfica

Limitación del diseño

Pad limited




Core limited



Floorplan

periferia (pad ring)



nucleo (core)


- Línea de distribución de CLK
- Buses de PWR
 - limpios : aumentar células dimensiones definidas
 - sucios : mas gruesos apartallamiento

2. Fabricación de circuitos integrados. Proceso Planar

se realiza en la
Fundición de silicio

oblea (wajer) - Disco de silicio sobre el que crecerán los transistores

En una oblea se
hacen varios chips
(los q quepan)



Siempre
mismo chip

{ SPC - Single Project Chip
MPC - Multi Project Chip

↳ cada chip tiene varios proyectos
q decidieron fabricarse juntos para
abaratarse costes

Distintos
chips

: MPW - Multi Project Wafer

El proceso Planar


A. Preparación de la oblea

- Fabricación del tocho
- serrado, pulido




B. Litografía

silicio



oxidación



deposición
fotorechina



exposición
con máscara



ataque
químico
(se va la resina no)



atacado
del SiO2




eliminación
de la resina



C. Proceso

- deposición de metal (aluminio)
- Implantación iónica (N⁻ o P⁺)
- Deposición química (polisilicio)

ej: transistor MOS



D. Post proceso

- Test → 1^{er} sobre PEDs → Super Transistores
- ↳ luego de los dados: con punta de test

Rendimiento
(Yield (%))

$$Y(\%) = 100 \cdot \frac{N^{\circ} \text{ dados buenos}}{N^{\circ} \text{ total dados oblea}}$$

siempre
MOS mejor que Bipolar

D $\equiv$ defectos/cm²

A $\equiv$ area del dado (cm²) → A ↑ $\Rightarrow$ Y(%) ↓

3. Tecnologías digitales sobre silicio en la era VLSI

¿Por qué Silicio?

Germanio: - mejor movilidad
- PERO el óxido no crece bien → sin aislante entre capas no hay chip


Arsénico de galio: - consume poco y va muy rápido
- caro y escaso

Aplicaciones:

- VHSICs: very high speed IC
- Microondas
- Fotónica

• Tecnología CMOS

Nota: dibujo no fiable. se veía mal en transp.




$$I_{ds} = f(W/L)$$

i.e. no importa el tamaño sino la relación !!!

Evolución:

nº transistores:
tamaño del dado:
frecuencia: } crece exponencialmente →



• Tecnología bipolar

- $I_{es} = f(W_b)$: El tamaño SI importa en este caso
↑ anchura de base

- Fabricación más compleja que CMOS

Aplicaciones:


electrónica analógica y radiofrecuencia

• Tecnología BiCMOS

- combinación bipolar y CMOS
- En general:
 - 'interior' CMOS
 - 'exterior' = PLL's, A/D's, etc... Bipolar

más costoso pero más aplicaciones

• comparación y tendencia



4. Técnicas y tipos de encapsulado

• Dado DIRECTAMENTE sobre placa (DCA)

• Smart Cards (móviles, VISA) 


• Chip on board (COB) → gota negra de plástico para proteger)

Técnicas: • Wire bonding  + gota negra encima

• Tape-automated bonding

• Cinta con la impresión del patrón de conexión

• El dado se pega con topes de soldadura



• Dado encapsulado

Thermal Characterisation

T_J : junction : máxima temperatura en el dado

T_c : package : máxima temperatura en encapsulado

T_A : ambient : temperatura ambiente

P_d : total device power dissipation (W)

$$\theta_{JC} = \frac{T_J - T_c}{P_d}$$

$$\theta_{JA} = \frac{T_J - T_A}{P_d}$$

$$T_{Amax} = T_{Jmax} - P_d \cdot \theta_{JA}$$

$$P_{dmax} = \frac{T_{Jmax} - T_A}{\theta_{JA}}$$

Dual In Line



Small Outline Package




Quad Flat Pack

VQFP
TQFP
HTQFP




PQHQFP



Pin Grid Array

PGA



Ball Chip Scale Package

CS48






CS144



Ball Grid Array

BGA



Ceramic Leaded Chip Package
CC



Leadless Chip Carrier

PLCC



Resumen conceptos tema 3

Arquitecturas básicas:

Tecnologías:

- Bipolar
- Antijusible BIP
- CMOS (pseudo CMOS)
- EPROM
- EEPROM
- Flash

PROM: AND fijo, OR programable
cada uno de los minterminos = direcciones

PLA: AND progr, OR progr
↳ logica multisalida → difícil

PAL: AND progr, OR fijo
↳ desperdicio de P.T.
↳ ideal en nuestro tiempo

Primeras PLD

PAL

ej: 16 R 8


↑ salidas
entradas dedicadas (i.e. sólo entradas)
+ entradas realimentadas

16 H 8 → salidas nivel alto

16 L 8 → " " bajo

16 R 8 → " " registradas

PAL 16 R 8





SPLD (PAL universales) (GAL)

emula todo lo anterior

↑ pueden configurar su salida para imitar a cualquier PAL anterior i.e. salida nivel alto, bajo, registrada, etc...

ej GAL 16 V 8

Introduce concepto de macrocélula



ej PAL 22 V 10

↑ 10 macrocélulas


- Incluye preset y reset global por 1ª vez

Crecieron hasta lo absurdo (PAL 64 R 32 → fracaso → imposible mantener velocidad y baja penalización de área con única matriz)

↓ solución: esquema multinivel

CPLDs: Familia MAX 7000

Bits especiales
- Bit Turbo
- Bit de seguridad



nombramiento
EPM 7 128 S LC 84-7
h 37 S n° pines vel
EPM 7 128 S LC 84-7
h 37 S n° pines vel
EPM 7 128 S LC 84-7
h 37 S n° pines vel


desde
CPLDs con
macrocelulas
rigidamente asociadas
a una celula de E/S
hasta
otras donde las MC
llevaran salidas a la PIA
para redirigirlas a I/O

- La MAX 7000 es sin redireccionamiento de E/S.
- E/S se configuran
→ input/output/bidir
→ **slow rate control**
→ **open drain control (MAX 7000 S)**

rutabilidad
permite
pin locking capability
↓
colocar las señales
en el pin que
queramos

Logic Block


ej: MAX 7000



en general CPLD's
Carece de
Register Packing
↳ independizar
el uso del
registro de la
función
combinacional



Limitado en P.T.
• 5 P.T. propios
• Hasta 32 P.T.s mediante
expansores

esquema de la MAX7000



MAX 7000S : versión mejorada

- open drain control
- Multivolt** V_{CCINT}/V_{CCIO}
- ISP** (In system Programmable)
- Dual Feedback
- Fast Input Select



• **Fast Input select** :
Que la entrada entre directamente a la macrocélula sin pasar por la PIA

Permite independizar un pin I/O (usado como entrada) de la macrocélula, para no tener que sacrificarla

FPGA's

clasificación:

- Técnica de programación:
- Antifusible (no volátil, pero no reprogramable)
 - SRAM (Static RAM) aunque es volátil, es reprogramable
 - Flash o EEPROM

Arquitectura:

- Disposición de bloques lógicos:
 - ↗ Matricial
 - ↘ Lineal
- Interconexión segmentada o continua
 - tipo FPGA (diversas categorías pistas horizontales y verticales)
 - tipo CLD

FPGA Static RAM


- memoria interna de configuración volátil

- Ventajas:
- ICR (In Circuit Reconfigurable) incluso Dinamically Reconfigurable
 - Reprogramables Infinitamente
 - No requieren Test

- Inconvenientes:
- (FPGA + memoria de configuración) en la PCB
 - sin confidencialidad

Look-Up-Tables (LUT) : MUXes $2^n:1$ y 2^n SRAM asociadas

ej $n=2$




Factor limitante: Fan-In (no los prod término)
⇒ Implica la descomposición de funciones en múltiples niveles

FPGA: Familia FLEX 10K

de 576 a 9984 MC's (LE's)

- SRAM
- CMOS
- MultiVolt
- Clock Lock y Clock Boost

EPF10K20 RC 240-4
Flex 10K 20'000 pines vel
equival



- 6 entradas dedicadas/globales
- 3 ÷ 24 rows
- 24 ÷ 76 columns

Figure 5. FLEX 10K LAB

agrupación de 8 macrocélulas (logic elements = LE)




Figure 6. FLEX 10K Logic Element






Figure 9. FLEX 10K LE Operating Modes


Normal Mode



Arithmetic Mode



Up/Down Counter Mode



Clearable Counter Mode






Figure 12. Interconnect Resources



Input/Output Element


Figure 13. Bidirectional I/O Registers

Row and Column Interconnect 2 Dedicated Clock Inputs




EAB → memoria de 2-4kb concentrada
 tienen funciones disponibles mediante
 LPM's ej: RAM, FIFO, ROM

Figure 4. FLEX 10K Embedded Array Block



Tiempos de activación y retención

Tema 5



Margen de activación = slack

$$T_{clk} > t_{ffd_{max}} + t_{comb_{max}} + t_{su}$$

DEBE CUMPLIRSE

- Sin desfase : $T_{clk} = t_{ffd} + t_{comb} + t_{su} + \text{margen activación}$
 cuánto mayor?
 tiempo que le sobra al ciclo de reloj

$$\text{margen activación} = T_{clk} - t_{ffd_{max}} - t_{comb_{max}} - t_{su_{max}}$$

(mínimo en el caso peor) → ser pesimistas

- Con desfase : el desfase juega a favor del margen de activación, ya que 'alarga' el ciclo del reloj (salvo si el reloj llega antes al FF2 que al FF1)

para unificar expresiones :


$$t_{desfase} = \text{reloj 2} - \text{reloj 1} \begin{cases} > 0 \text{ si } clk_1 \text{ antes q } clk_2 \\ < 0 \text{ si } clk_2 \text{ antes q } clk_1 \end{cases}$$

$$\text{margen activación} = T_{clk} + t_{desfase_{min}} - t_{ffd_{max}} - t_{comb_{max}} - t_{su_{max}}$$

el desfase "alarga" el ciclo de reloj

el caso peor es $t_{desfase_{min}}$

si el desfase es negativo tomamos lo más negativo posible lo cual juega a nuestra contra




se puede obtener f_{max} haciendo $MA = 0$

margen de retención

Sabemos que el tiempo de hold es el tiempo que deben mantenerse los datos estables después de haber sido capturados.

¿Cómo garantizamos que los nuevos datos del FF1 no lleguen a D del FF2 antes de haber respetado ese tiempo de hold?


Esta vez la propagación juega a nuestro favor




$$\text{margen retencion} = t_{ffd_{min}} + t_{comb_{min}} - t_{hold}$$

Y esta vez parece obvio que un desfase de reloj positivo juega en nuestra contra, ya que es como si redujera $t_{ffd} + t_{comb}$

$$\text{margen retencion} = -t_{desfase} + t_{ffd_{min}} + t_{comb_{min}} - t_{hold}$$



Path registro exterior a registro interior FPD



Margen activación (slack) :

$$\text{delay externo} = t_{ffd} + t_{combext}$$

$$\text{offset in} = t_{su\text{int}} + (t_{comb\text{max int}} - t_{latencia})$$

A veces offset in se llama $t_{su\text{ext}}$

Debe cumplirse:

$$t_{clk} > \text{delay externo max} + \text{offset in}$$

↑
t_u llamado
input max delay

t_{setup ext}

$$t_{su\text{ext}} = t_{su\text{int}} + (t_{comb\text{max int}} - t_{latencia})$$

tiene lógica ya que desde el punto de vista exterior, t_{setup externo} es justo el tiempo que deben entrar los datos antes del flanco.

se calcula t_{setup ext} para todas las entradas a la FPD que llevan a un FF

Margen retención

$$\text{delay externo} = t_{ffd} + t_{combext}$$

$$t_{h\text{ext}} = t_{h\text{int}} - (t_{comb\text{min interno}} - t_{latencia})$$

Debe cumplirse:


$$MR = \text{delay externo min} - t_{h\text{ext}} > 0$$

↑
t_u llamado
input min delay

de nuevo tiene sentido pensar en t_{hold externo}, ya que es el tiempo durante el cual no debe cambiar la entrada a la FPD tras CLK externo para asegurar t_{hold int}

el análisis calcula t_{h-e} para todas las entradas a la FPD que llevan a FF

Path registro interior FPD a registro exterior



margen de activación:

$$\text{delay externo} = t_{\text{comb ext}} + t_{\text{su}}$$

$$\text{offset out} = t_{\text{co}} = t_{\text{ffd int}} + t_{\text{comb int}} + t_{\text{latencia}}$$

↔ Tiempo de propagación de las salidas registradas

Debe cumplirse:


$$t_{\text{clk}} > t_{\text{co max}} + \text{delay externo max}$$

margen de retención:

Debe cumplirse:

$$\text{MR} = t_{\text{comin}} - \underbrace{(t_{\text{h}} - t_{\text{comb ext min}})}_{\text{output minimum delay}} > 0$$

Lo importante:




MA:

$$t_{\text{su ext}} = t_{\text{su int}} + (t_{\text{comb}} - t_{\text{latencia}})$$

offset-in

MR

$$t_{\text{h ext}} = t_{\text{h int}} - (t_{\text{comb}} - t_{\text{latencia}})$$



$$t_{\text{co}} = t_{\text{ffd int}} + t_{\text{comb int}} + t_{\text{latencia}}$$


offset out

↑
tiempo de propagación de las salidas registradas

Potencia Alterna en CMOS

Recuerda:

puerta NOR CMOS



$$P_{AC} = P_{ACD} + P_{ACSC}$$

Potencia Dinámica:
cuando pMOS o nMOS
tienen que cargar/
descargar C_{load}

$$P_{ACD} = C_{load} \cdot f_p \cdot V_{dd}^2$$

Potencia dinámica en
cortocircuito:

Imposible que nMOS y pMOS
conmuten EXACTAMENTE
a la vez. Hay un tiempo
durante la transición en
el cual ambos conducen

$$P_{ACSC} = cte \cdot f_p$$

f_p : frecuencia de conmutación (switching frequency)
Es la frecuencia de la señal a la entrada que a
su salida produce dos conmutaciones.

i.e. $\frac{1}{T_p} \rightarrow$ periodo que pasa
a la entrada
para producir
2 conmut. a salida

Potencia en un IC (CMOS)

Potencia estimada
en un IC

$$P_{EST} = P_{INT} + P_{IO}$$

Potencia en el núcleo Potencia en periferia

• Potencia en el núcleo P_{INT}

$$P_{INT} = P_{ACINT} + P_{DCINT}$$

$$P_{ACINT} = \sum P_{ACi} \quad \text{sumatorio de las puertas del núcleo}$$

$$= \sum C_i \cdot f_{pi} \cdot V_{dd}^2$$

$$f_{pi} = \frac{1}{2} \cdot f_{CLK} \cdot \log_i$$

T_{CLK} produce como máximo
1 conmutación

$2T_{CLK}$ produce 2 (max)
por tanta la frec de entrada
que a la salida produce 2
conmutaciones es

$$\frac{1}{2T_{CLK}} = 0.5 f_{CLK}$$

tanto por 1 de las
conmutaciones de
cada registro

ej: bit D0 en contador
bin. tiene $\log_i = 1$
ya que cambia
en cada flanco

bit D1 en contador
binario tiene
 $\log_i = 0.5$

$$P_{ACINT} = C_{NODE} \cdot \frac{1}{2} f_{CLK} \cdot \log_{INT} \cdot V_{CCINT}^2$$

$$C_{NODE} = \sum C_i$$

$$= N \cdot C_{LOAD}$$

la media de $\log_i$ del
sistema.
Altera sugiere 0.125 que
equivale a contador
binario de 16 bits

$$\log = \frac{1 + \frac{1}{2} + \frac{1}{4} + \dots}{n}$$

en general; contador
de n bits
cada bit
 $\log_i = (\frac{1}{2})^{i-1}$
la media
 $\log = \frac{2^n - 1}{n \cdot 2^{n-1}}$

$$P_{INT} = P_{ACINT} + P_{DCINT}$$

P_{DCINT}

en continua

- para IC CMOS dual: $P_{DCINT} = \underbrace{I_{DCINT}}_{\text{Device leakage current}} \cdot V_{DCINT} \approx 0$

Device
leakage
current

$$I_{DD} \approx 1 \div 10 \text{ mA}$$

- para IC con pseudoCMOS (ej: PLD's)

$$P_{DCINT} = I_{DCINT} \cdot V_{DCINT}$$

↓

$$I_{DCINT} = \underbrace{I_{DD}}_{\text{leakage}} + \underbrace{I_{DC \text{ ARRAY}}}_{\text{No es despreciable}} \approx 50 \div 250 \text{ mA}$$

• Potencia en la periferia

$$P_{IO} = P_{ACIO} + P_{DCIO}$$

despreciable en
entradas pero
grande en salidas

con Cout alto o conmuten mucho

en general se desprecia pero existe
(pag T6-38)




$$P_{ACO} = \sum C_{loadi} \cdot f_i \cdot V_o^2$$

rec
comutacion
de cada salida

V_{CCIO}^2 en salida complementaria
 $V_{OHmin} \cdot V_{CCIO}$ en salida totem pole

Estima de la potencia disipada en SPLD ej GAL 16V8

se da el parámetro I_{CC} : Operating Power Supply Current
obtenido experimentalmente



no confundas
con I_{DD}
leakage
current

$$I_{CC} = K_V \cdot K_T \cdot K_f \cdot I_{CC}/typ$$

$$P_{INT} = I_{CC} \cdot V_{CC}$$

- Con bit de turbo a OFF $\rightarrow$ puede quedarse en standby
ej GAL 16V8Z
 $\uparrow$ indica bit turbo

t_{AS} : tiempo activo $\rightarrow$ standby

t_{SA} : tiempo standby $\rightarrow$ activo

t_{PD} : tiempo propagación modo activo

t_{SR} : tiempo entre transiciones a las
entradas

si $t_{SR} > t_{PD} + t_{SA}$

le da tiempo a 'dormirse' en
cada transición



cuidado: bit de turbo a OFF
no basta para ahorrar potencia
ya que si $t_{SR} < t_{AS}$, no se
entra en standby

$$I_{CC_{AVG}} = I_{CC} \cdot \frac{t_{AS} + t_{PD}}{t_{SR}} + I_{SB} \frac{t_{SR} - (t_{AS} + t_{PD})}{t_{SR}}$$

corriente en
standby $\approx 50 \mu A$
despreciable

Recuerda:

Una vez calculada P_{EST}

$$P_{MAX} = \frac{T_{JMAX} - T_{AMAX}}{\theta_{JA}} > P_{EST}$$

$\uparrow$
si no se
cumple,
se quema

nota:
uso comercial
 $T_{AMAX} = 70^\circ C$

Estima de la potencia disipada en CPLD's ej MAX 7000

Estima de la pot

$$P_{EST} = P_{INT} + P_{IO}$$

$$P_{INT} = I_{CCINT} \cdot V_{CCINT}$$

$$I_{CCINT} = \underbrace{A \cdot \underbrace{MC_{TON}}_{\substack{\text{Macro Células} \\ \text{con turbo ON}}} + B \cdot \underbrace{(MC_{DEV} - MC_{TON})}_{\substack{\text{MC's con turbo} \\ \text{off} \\ \text{(i.e. duermen)}}}}_{\text{Estática}} + \underbrace{C \cdot \overset{\substack{\text{del reloj} \\ \uparrow}}{f_{max}} \cdot \text{toglc} \cdot \underbrace{MC_{USED}}_{\substack{\text{MC's} \\ \text{usadas}}}}_{\text{Dinámica}}$$

[mA/MC] [mA/MC] [mA/MHz/MC]

Estática
Incluye todas las MC del Device, por el mero hecho de ser alimentadas

Dinámica

$$P_{EST} = P_{INT} + P_{IO}$$

$$P_{Inout} \approx P_{out} = P_{ACout} + P_{DCout}$$

P_{IO}

$$P_{ACout} = \sum_i C_i \cdot f_i \cdot V_i \cdot V_{CCIO}$$

$$P_{DCout} = \sum_i P_{DCi}$$

$$P_{ACout} = N \cdot C_{LOAD} \cdot \frac{1}{2} f_{max} \cdot \text{toglc} \cdot V_o \cdot V_{CCIO}$$

$$\begin{array}{l} 3'8V \leftrightarrow 5V \\ 3'5V \leftrightarrow 3'3V \\ 2'5V \leftrightarrow 2'5V \end{array}$$

Estima de la potencia disipada en FPGA's

$$P_{EST} = P_{INT} + P_{IO}$$

$$P_{INT} = \left(\underbrace{I_{CCACTIVE}}_{\text{dinámica}} + \underbrace{I_{CCSTANDBY}}_{\text{estática}} \right) \cdot V_{CCINT}$$

$$I_{CCACTIVE} = K \cdot N \cdot f_{max} \cdot \text{toglc}$$

(en como la C) cte experimental

LE usados

$I_{CC0} \rightarrow$ dato catalogo (igual q I_{CC} en SPLD)

nota: las LE (MC) no usadas no consumen potencia estática

Sesión 1

Max Plus II Manager → maneja sólo UN proyecto

File > Project > Name

Options > License Setup

System Info → N° serie del disco duro

Esquemático:

File > New > Graphic Editor File

File > Saveas > accumul

lpm_add-sub

Donde lista los puertos leer bien comments q hacen referencia a parámetros

ej: input add-sub no se utiliza si se usa el parámetro LPM-DIRECTION (add o sub para siempre)

Bot derecho > Enter Symbol > mega-lpm > add-sub (F1)
 ← doble clic

EDIT PORTS, PARAMETERS

sin Cin
sin Cout
con overflow (genera un uno cuando halla overflow a no ser que pongamos inversión i.e. $\neg$)
(lo ponemos a ALL)

LPM-DIRECTION: ADD

LPM-REPRESENTATION: UNSIGNED

LPM-WIDTH: 4

overflow y carryoutput son iguales si trabajamos sin signo

OK

Los pines no habilitados no tienen acceso al exterior. Los pines invertidos tienen 'bolita' junto a un número (cuidado algunos puertos tienen bolita para hacer bonito)

Recomendación: para introducir símbolos

bot derecho > Enter Symbol > Escribir nombre directamente
ej: and, or, input, output, vcc, ...

Etiquetar Pines

Bot derecho > Edit name
 ej: al darle a ENTER pasa al siguiente AccIn [3..0] (un bus)

Pin Default Value: al no conectar pin ¿qué valor tiene?

Cables:

nota: útil poner rubberbinding ON → colgajos
Permite conectar simplemente acercando componentes

Se pueden dibujar cables directamente con

Bot derecho > Enter Node Name

Clic: selecciona sección >> otro clic → selecciona el nodo



→ si queremos un bus hacerla línea gorda

→ cuando el texto toca el cable, lo nombra

Simbolos

mega-lpm → símbolos parametrizables
mf → macro funciones (old-style)

Ayuda:

VHDL
Help > VHDL → tiene ejemplos para todo

• Simbolos/LPM

Help > megafunctions
Son librerías de símbolos parametrizables
→ lpm-counter
→ lpm-add-sub

Nota:

latencia de un circuito: n° de ciclos hasta obtener el resultado.

ej sumador con registros en cada paso 'entubados' (pipeline) pueden ir realizando muchos cálculos a la vez, aunque tengan alta latencia (tanto como registros tenga) a cada golpe de reloj saca un resultado (ej. cadena de montaje)

Librería Prim

lógica combinacion.

Bot derecho > Enter Symbol prim

ej: and, or, not, flip/flops
ej DFF

VCC y GND son niveles lógicos y no nudos / etiquetas

tri: buffer triestado

bidir: puerto bidireccional.


Es un problema, debe conectarse a un tri si tri habilitado → salida
si no → entrada

el diseñador deberá poner 0's y 1's cuando sea entrada y Z cuando sea salida

→ es importante hacer un dibujo bonito

Etiquetado:

- son de ámbito local
- Los puertos tienen prioridad sobre los cables (i.e. el puerto da nombre al cable)
- Un nudo solo puede tener un nombre
- Para hacer subBus




solución:
primitiva WIRE

nombreA WIRE nombreB

este texto habría que arrastrarlo manualmente

i.e.




Ver: Help > Pin and node names

para ver todo lo de los buses (ver Example's, haciendo clic sale dibujito)

ver Ho Help > Bus names

- Los buses se conectan por nombre SIEMPRE etiquetarlos




Nota: no hace falta etiquetar buses enterrados (no salen a un puerto exterior) si conectan pines de la misma anchura.

cuando conectamos un bus de 4 bits a una puerta AND se convierte en un Primitive Array i.e.



(se comporta como varias puertas en paralelo)
Esto es MUY útil



cuidado: si una entrada es bus (i.e. hacemos un primitive array) la salida debe ser bus.

Para comprobar:

File > Project > Save and Check

Compile (se pueda hacer dándole al botón de la abricuita)

Para que concuerde con libro de prácticas (q. utiliza otra versión del compilador)

assign > device > MAX7000S destaquear show only Fastest.. > EPM7128SLC84-7

y volver a compilar con el nuevo dispositivo

Compilación:

Logic Synthesizer: da warning y elimina cosas innecesarias en caso de encontrarlas

Timing SNF: modelo lógico-temporal que hay que estimular para la simulación

Simulación:

(tran compiler)

File > New > Waveform Editor file

Bot Derecho > Enter nodes : elegir señales que queremos ver
from SNF * INTRO → ver todas

organizar señales arrastrando el iconito

Elegir eje x:

File > End Time

ej: 4us
↑
sin espacios

View > Fit in Window

Estimular el circuito: **Un arte**

Options > Grid Size

ej: 50.0ns → 10MHz

• Bot Derecho en Value de CLK > Overwrite > CLOCK

Dibujar siempre el reloj pegado a la rejilla (i.e. multiplicar periodo x 1 siempre adaptar la rejilla)


• los reset: Value > 1 que si se nos olvida luego no va
activos a nivel bajo

• AccIn: value > overwrite > Count Value

Count Every: que cambien a golpe de reloj
i.e. ajustar multiply by

Asegurarse que los datos sean estables en el flanco de subida del reloj (i.e. al capturarlos)

• Hacer reset al principio de la estimulación (cargarse el reloj si es asíncrono para no lias nos?)
Bot derecho > overwrite

ej: RESET CLK  asíncrono

• Para editar visualización de un bus

Boton Derecho > Enter Group → eliges decimal, hex, ...

> Ungroup → se ve cada señal del bus

Para cambiar las señales en bus > boton derecho > Invert > Group Value

• Boton Timing Simulation



• maxPlusII > simulator

Asegurarse de que end time sea correcto.


Botón START

El archivo .scf se puede reutilizar en otros circuitos si se mantienen los nombres de entradas/salidas

~~sección 2. EAB's~~

EAB's Embedded Array Block

Floorplan de una flex 10k



Hay 6
EAB-A
EAB-B
...
EAB-F

Son como memorias ROM de 2k bits cada una que pueden tener salidas registradas, aunque no permiten realimentaciones

son muy útiles para almacenar lo de una LPM-ROM

ej 1k palabras de 2 bits

Para forzar un bloque a implementarse sobre una EAB

Botón Derecho > Assign > Logic Options > Individual Logic Options > Implement in EAB

o para decirle en cual

Tras haber elegido dispositivo:

Assign > Pin Location Chip > EAB

Sesión 2

- .acf → asignaciones y configuración
- .gdf → esquemáticos
- .scf → simulación

Al empezar nuevo proyecto

1. Set Project Name to current file
2. Assign Device EPM 7128SLC84-7 (MAX 7000 S)

Personalizar LPM de forma fácil

File > Mega Wizard > Elegir LPM
decir fichero destino → Nos genera descripción estructural en VHDL y genera símbolo .sym

Para introducir símbolo: botón derecho > Enter Symbol

Comparar simulaciones:

- ☒ Check output en la ventana de simular
Y comprueba si coincide lo que tu hayas puesto en el .scf que será lo que esperas que se obtenga

Análisis de Tiempos

Timing Analyzer

- Para documentar 'temporalmente' el C.I. que uno ha creado para que otros sepan usarlo

- Salidas combinacionales: dependen sólo de entradas
calculamos tiempo de propagación de datos
hay mínimo y máximo, con incertidumbre intermedia




- Salidas registradas: A la salida de un registro desde el CLK hasta la salida (TCO) (no importan entradas)



- Tiempo de setup y de hold de las entradas respecto al flanco de reloj (se calcula diferencia de retardos desde el reloj y desde las entradas)

- Transferencia de información entre registros
el más lento se llama PATH CRITICO



es el que intentaremos mejorar para que f_{max} sea mayor

se puede ver el Time Analysis de una única salida haciendo botón derecho en la salida

Para hacerlo desde nodos → ver detrás

sistema secuencial:
Hay registros de estados (i.e. realimentación entre registros)
no valen registros de salida

Timing Analyzer

options > Time Restrictions

options > Autorecalculate (chorrada)

> Cell width (cambiar tamaño celda ej 14)

> Cut-off → Para no analizar ciertas cosas que no suelen interesar

ej I/O Pin → True DPRAM → utiliza entrar y salir en mismo pin.
muy difícil de analizar

Retardos

start:



si las salidas son registradas
mirar la fila del CLK

Para hacerlo de nudos internos

Timing Analyzer > Node > Timing Analysis Destination
como los nombres no se respetan, poner asterisco delante y detras
y darle a LIST (checkeando ALL
y show ALL Node synonyms)

Para volver a analizar 'por defecto'

utilities > clear all timing analysis tags

Setup y Hold

Analysis > setup/hold

vernos que el FF de más peso es normalmente el que mas tsu necesita

los nombres: ej ~3~4

↑
FF3 el de mas peso (el cuarto)
(que tiene un bus de entrada de 4 → i.e. FF3 son en realidad 4)

Frecuencia máxima

Analysis >
Registered Performance

s20:

excell.gdf: compara AN con BN

si GNA = 1 → B > A → AGE = 0
→ resto → AGE = 1

↑
→ AGE de los bits anteriores (menor peso)

si GNA = 0 → A > B → AGE = 1
→ resto → AGE = 0

A
greater
equal
B

Simular
Directamente
sin
retardos

Nota
simulador
Processing >
Functional SNF
Extractor
Para simular tal
cual sin tiempos
(no importa el
assign y no
hay retardos)

Simbolos: Jerarquia

• gdf → File > create Default Symbol → crea .sym


Open > .sym ⇒ Editamos el símbolo

Edición de símbolo (.sym)

• Poner salidas y entradas para que quede bonito

• Unir pines interiores y exteriores con líneas

Bot derecho en pin para editar el nombre que se vera



Doble clic para nuevos pines

• File > Save

Añadir Pin → Doble Clic

ejemplo: accumul.sym

• Está bastante arregladito

• Puertos > Difiere Full Pinstub Name } tenemos la libertad
Visible Pinstub Name } de no poner nros entre
↳ Fuente: Altera 7

Parámetros

Element > Enter Parameters

⇒ doble clic en la X para poner [n..o]

salida[3..0] * → Salida [3..0]

Recuerda que en un simbolo, los pines no conectados toman su valor por defecto (default pin value)

Nota: mf → macrofunctions

las combinacionales funcionan bien

las secuenciales son chapuza → RESET, SET y CLK pasan por combinacional → son demasiado importantes para ello.

Editar simbolos / Guardar cambios

• Si se edita el archivo .sym (por ej añadiendo puertos)
las instancias en los esquemáticos no cambian → Puede ser útil
Para que cambien: Symbol > update symbol

• Si editamos el esquemático que creó un símbolo, se modifica el simbolo en cuanto guardemos el esquemático, incluso las instancias de éste simbolo que aparezcan en esquemáticos

• Si editamos simbolo con .vhd, usar FILE > create default symbol para actualizar el .sym

Prefijos jerarquicos ← synonyms

Para referirte a algun nudo del interior de un simbolo, al nombre de este nudo se le añade un prefijo para que cuando en la compilación se 'aplaste' la jerarquía se distingan uno de otro.

Por eso para añadir nudo en la simulación hay que tlickear "show All node name synonyms" y por eso hay q añadir '*' delante para buscar

Chapter 1: Introduction

The purpose of this book is to provide a comprehensive overview of the field of computer science. It covers the fundamental concepts and principles that underpin the discipline, as well as the latest developments and trends.

This book is intended for students and professionals alike who are interested in learning more about computer science.

Chapter 2: The History of Computing

The history of computing is a fascinating journey that spans centuries. From the ancient abacus to the modern digital computer, the evolution of computing has been a continuous process of innovation and discovery.

The first chapter of this book provides a detailed overview of the history of computing, from its origins to the present day.

The second chapter discusses the early days of computing, from the first mechanical calculators to the first electronic computers.

Chapter 3: The Basics of Computer Architecture

Computer architecture is the study of the internal structure and organization of a computer system. It deals with the hardware components and how they are interconnected to perform various tasks.

This chapter introduces the basic concepts of computer architecture, including the central processing unit (CPU), memory, and input/output devices. It also discusses the different types of computer architectures and how they are used in various applications.

The third chapter covers the basics of computer architecture, including the components of a computer system and how they work together.

The fourth chapter discusses the different types of computer architectures and how they are used in various applications.

The fifth chapter discusses the different types of computer architectures and how they are used in various applications.

The sixth chapter discusses the different types of computer architectures and how they are used in various applications.

The seventh chapter discusses the different types of computer architectures and how they are used in various applications.

The eighth chapter discusses the different types of computer architectures and how they are used in various applications.

The ninth chapter discusses the different types of computer architectures and how they are used in various applications.

The tenth chapter discusses the different types of computer architectures and how they are used in various applications.

The eleventh chapter discusses the different types of computer architectures and how they are used in various applications.

The twelfth chapter discusses the different types of computer architectures and how they are used in various applications.

The thirteenth chapter discusses the different types of computer architectures and how they are used in various applications.

The fourteenth chapter discusses the different types of computer architectures and how they are used in various applications.

The fifteenth chapter discusses the different types of computer architectures and how they are used in various applications.

The sixteenth chapter discusses the different types of computer architectures and how they are used in various applications.

The seventeenth chapter discusses the different types of computer architectures and how they are used in various applications.

The eighteenth chapter discusses the different types of computer architectures and how they are used in various applications.

The nineteenth chapter discusses the different types of computer architectures and how they are used in various applications.

The twentieth chapter discusses the different types of computer architectures and how they are used in various applications.

compiler

Processing > Design Doctor
> Design Doctor Settings

Design Rules:
más restrictivas según bajamos

F1 - Ayuda online

↳ Project Reliability Checklist ⇒ muy importante
sobre todo Clock Configuration
ej: CLK, CLEAR y RESET no admiten combinacional

En la asignatura sólo se admite Global Clock

solución: Enable del reloj


Design Doctor Warnings se deben a los glitches

Help on Message

Action: ↓

Es posible evitar glitch con lógica que cubra ese glitch.
Esa lógica la quitará el optimizador de lógica a menos que le digamos lo contrario

Cuidado: que esté activo JUSTO al llegar el flanco i.e. si queremos activarlo cuando un contador anterior llegue a 7, activar el enable cuando llegue a 6 para que al llegar el 7 YA ESTÉ a 1



Explicación glitch → ver glitch.gdf

Informe:

Compilar: doble clic rpt en fitter

El informe es muy importante

- Auto Global signals: se ha dado cuenta de que merecen recursos especiales
- Logic for device: se ve el dispositivo
 - ↳ las patillas con almohadilla: las del bus JTAG → precio a pagar por programarlo directo en la placa
 - ↳ se ve device options → ej turbo bit, security bit, user code
 - ↳ se puede ver aún con el bit seguridad
 - Es para identificación
- multivolt
 - ↳ si está ON se usa 5V con el núcleo
 - 3'3V a la periferia

- Resource Usage
 - Macrocelulas usadas
 - Total number flip flops

- Inputs } Pines utilizador por
- Outputs } cada macrocélula

- Equations
 - # or
 - ! not
 - & and
 - \$ xor
 Utiles para saber si salidas son combinacionales o secuenciales

LCELL → célula: salida combinacional

DFFE → viene de flip-flop tipo D

ASIGNACIONES

El software ha hecho lo que ha querido con mis señales
¿No puedo yo hacer lo que crea a nivel de chip?

Device → elegimos dispositivo → si ponemos AUTO y le damos una lista
el nuestro en el boton 'Auto Device'
EPM7128SLC84-7 El software escoge el menor de todos
en el que cabe el diseño

→ more options: opciones generales ej: bit Turbo
user code

Assign > Global Project Device Options

Puedes reservarle pins y células para poder ampliarlo

Elegir Pin de cada entrada: Asignaciones Rígidan

Boton derecho al pin > Assign > Pin Location Chip

Asignaciones Flexibles
Recomendaciones

Bot derecho > Assign > Click

Darle un nombre al grupo.

Se intentará que esa lógica esté junta

NOTA: si es un
bus, hay q
hacerlo individual

También pueden
agruparlos en un
mismo LAB.

Hay 8 LABs
cada LAB → 16 macrocélulas

Parámetros

Assign > Global Project Parameters →

Se usa mucho en VHDL

la mejor forma de poner
parámetros

Escribir nombre de algún
parámetro ej: macrofuncion
y darle a ADD

Cambiar Nombre a Nodo

Assign > Probe > Search

Para poder verlos mejor en el simulador

Al compilar, cualquier exigencia que el compilador no pueda, pregunta.

Nota: Como saber que pins utilizar

Help > Devices and Adapters > .. EPM7128...

Tabla muy importante

pod limited /
core limited
El dato es el mismo pero los encapsulados
tienen mas o menos pines
(el nuestro es el JLEAD)

columna LCell → nº de macrocélula → ver si tiene salida al exterior y en
según encapsulado hay más o menos accesos a macrocélulas que pin.

Floor Plan

Compile: Bot derecho en algo del esquemático > Find node in floor plan
vemos cada macrocélula

Ver asignaciones

Layout > Last compilation → ver lo que ha hecho la compilación

Layout > Current Assignments → para poder cambiarlo

Para 'aceptarlas' hay que compilar

Podemos asignar pines manualmente con drag & drop →

↳ Back-Annotation:

compilar y luego ir haciendo las asignaciones convenientes

Assign > Back-Annotate Project → te lleva las asignaciones de la compilación a la representación

A la izquierda tenemos 4 entradas 'especiales' i.e. CLK
Podemos dar importancia

a efectos prácticos es como un UNDO para volver a la

Nota: si juntamos dos pines, para separarlos, arrastrarlos hasta 'unassigned nodes & pins' arriba en blanquito

Assign > back-annotate project → coloca las señales donde la última compilación

Sintetizador de Funciones

Assign > Global Project Logic Synthesis

- Define system style > Podemos ver opciones de cada estilo
ej: normal > minimization > Full → no sirve para eliminar glitches

ej: WYSIWYG > minimization > Partial → sólo elimina miniterminos REPETIDOS

Bot derecho componentes esquemática
> Assign > Logic options > Style

→ añadir lógica redundante para eliminar glitches

- Optimize Area ☒ Speed
- Automatic Global

Eliminar glitches:

Ir por cada bloque > ver esquemático > assign to current project > compiler > doctor > compilar y ver warnings
solucionar las warnings

Agrupar lógica combinatorial: símbolo LCELL

Nota: Símbolo LCELL es como si fuera un paréntesis, → Normalmente se ahorra espacio
indica que ese nodo sea salida de macrocélula

Permite que la jerarquía del esquemático en bloques se respete al meterlo en macrocélulas.

i.e. Un bloque utiliza tantas macrocélulas como necesite

Ver lc1.gdf → lc2.gdf
→ lc3.gdf

Nota: La salida de un registro siempre es salida de macrocélula → no poner LCELL
Poner LCELL en combinacionales que ataquen a otros combinacionales

Mejorar frec maxima

Al hacer esto suele ocurrir que el retardo es mayor
(más macrocelulas en cascada)

¿Que puedo hacer?

Assign > Global Timing Requirements → pedirle frec minima
◦ individualmente en esquemático
Bot dcho > Assign > Timing Requirements

Hay que darle Libertad

ej: • Assign > Global Project Logic Synthesis > Multinivel synthesis
• Compilador → Processing > Total recompile → desde el principio

ej • Assign > Ignore Assignments

Para ver frecuencia

Max Plus - Timing Analyzer

Si usamos
Smart Assignment

↓
Aprovecha los buenos
resultados de antes

ej. decir que optimiza
puertas pero seguirá
sin glitches porq
vio q no molestaban
los miniterminos redundantes

↓
la compilación es un
proceso 'recursivo'

Configurar la FPGA

- Device > Elegir Device
- Compilar
- Doble clic en sof (bajo Assembler)
- JTAG > Multi-Device JTAG chain ok
> " " " " Setup

select Programming File > seleccionar SRAM object files
> detect hw. sof

Add

Detect JTAG Chain Info

Ok

Configure

Sesión 4 Diseño de Subsistemas Combinacionales con VHDL

Recuerda VHDL → No es programar, es DISEÑAR

Combinacional → no reloj

↳ como lista de sensibilidad: TODAS LAS ENTRADAS

Ficheros VHDL:

- extensión .vhd
- mismo nombre que entidad (no más de 8 caracteres)
- al compilar crea un .sym. Para actualizarlo
- al insertar símbolo en .gdf File > Create Default Symbol
↳ NOMBRE distinto

LPM_ROM

Nota: en cada rama del IF hay que asignar TODAS las salidas (sino, tendrá el valor anterior, i.e. pondrá FF)

Bloques EAB (embedded array block) son memorias configurables (usar como RAM, ROM, doble puerto,) en las FPGA

Para trabajar con ellos se usan las LPM's:

- instanciar LPM_ROM → megasímbolo → configurable

Doble clic

Edit Ports/Parameters:

- Ports

- Parameters

LPM-WIDTH: nº líneas direcciones

LPM-DEPTH: nº líneas datos

LPM-NUMWORDS: tamaño de la memoria

LPM-FILE: fichero con el contenido inicial → fichero .mif

LPM-ADDRESS-CONTROL:
↳ registered
↳ unregistered

memory initialization file

Utilizar placa

- Diseñar
- Assign | Device EPF10K20 RC240-4
- Assign | Pin Location Chip
- Recompilar el diseño
- MAX Plus II | Programmer
JTAG | Multi Device JTAG Chain setup
Fichero .sof
- Configure

Poner parámetros en VHDL

entity


generic (constant fin_cuenta: integer := 50);
ports

por defecto

además podemos hacer
architecture

constant mitad_fin_cuenta: integer := fin_cuenta/2;
begin


Decodificador hexadecimal a 7 segmentos



Interruptor	Pin
I1	48
I2	50
I3	53
I4	55

segmento	Pin
a	17
b	18
c	19
d	20
e	21
f	23
g	24

```
LPM-ADDRESS-CONTROL = "UNREGISTERED"
LPM-FILE = "w:\dsce\clase\inim em.mif"
LPM-NUMWORDS =
LPM-OUTDATA = "UNREGISTERED"
LPM-WIDTH = 7
LPM-WIDTHAD = 4
```



```
DEPTH = 16 ;
WIDTH = 7 ;
```

```
ADDRESS_RADIX = HEX ;
DATA_RADIX = BIN ;
```

```
CONTENT
BEGIN
```

```
0 : 0000001 ;
1 : 1001111 ;
:
```

```
F : 0111000 ;
```

```
END ;
```


Procesos secuenciales:

```

process (clk)
begin
  if (clk'event and clk = '1') then
    SAL <= B;
  end if;
end process;


```

podría ser


```

if (enable = '1') then
  SAL <= B;
end if;

```



← cuando ve un 1F, pone un MUX



Si queremos con clear asíncrono

```

process (clk, reset)
begin
  if (reset = '0') then
    sal <= '0';
  elsif (clk'event and clk = '1') then
    ...
  end if;
end if;

```

} parte asíncrona

} parte síncrona

cuidado si el reset es síncrono o asíncrono.

Variables vs señales

- variables actualizan valor de forma inmediata
- señales actualizan su valor al acabar ← representa hardware

Asignaciones de señales en la parte síncrona ⇒ 1FF por cada asignación de bit (si asignas bus 8 bits ⇒ 8FF)

Asignación de variables el orden SI importa; las variables se asignan inmediatamente

```

C := B;
B := A;
A := IN;

```

} crea 3FF

```

A := IN;
B := A;
C := B;

```


} sólo 1 FF

Jerarquía VHDL

- Declarar
- Instanciar
- Configurar ← no hace falta en Altera


Tareas de la práctica

Contador




con std_logic_vector
y con integer

Registro de desplazamiento



LIFO

Registro de desplazamiento



entity regist_desp is

generic (constant n : integer := 8);

port (

IN_SERIE : in std_logic;
IN_PARALELO : in std_logic_vector(n-1 downto 0);
LOADn : in std_logic;
SHIFTn : in std_logic;
RESETn_asinc : in std_logic;
RESETn_sinc : in std_logic;
CLK : in std_logic;
OUT_SERIE : out std_logic;
OUT_PARALELO : out std_logic_vector(n-1 downto 0));

end regist_desp;

architecture a of regist_desp is

signal datos : std_logic_vector(n-1 downto 0);

begin

process (CLK, RESETn_asinc) ← CLK y señales asíncronas

begin


RESET →

if (RESETn_asinc = '0') then
 datos <= (others => '0');
 elsif (CLK'event and CLK = '1') then
 if (RESETn_sinc = '0') then
 datos <= (others => '0');
 else
 if (LOADn = '1') then
 if (SHIFTn = '1') then -- shift y load desactivados
 datos <= datos; -- hold
 else -- shift
 datos <= IN_SERIE & datos(n-1 downto 1);
 end if;
 else -- load (prioridad sobre shift)
 datos <= IN_PARALELO;
 end if;
 end if;
 end if;
 end process;
 OUT_SERIE <= datos(0);
 OUT_PARALELO <= datos;
 end a;

} parte
asíncrona

Registro genérico

tb sirve LPM_FF



entity registro is

generic (constant n : integer := 8);

port (

DATA : in std_logic_vector (n-1 downto 0);
 PEn : in std_logic;
 RESETn_sinc : in std_logic;
 RESETn_asinc : in std_logic;
 CLK : in std_logic;
 Q : out std_logic_vector (n-1 downto 0)

);

end registro;

architecture a of registro is

signal q-s : std_logic_vector (n-1 downto 0);

begin

process (CLK, RESETn_asinc)

begin

if (RESETn_asinc = '0') then

q-s <= (others => '0');

elsif (CLK'event and CLK = '1') then

if (RESETn_sinc = '0') then

q-s <= (others => '0');

else

if (PEn = '0') then

q-s <= data;

else

q-s <= q-s;

end if;

end if;

end if;

end process;

Q <= q-s;

end a;

en gdj
se puede concatenar

BUS_A[3..0], BUS_B[3..0] | BYTE [7..0]

Manejo de buses en VHDL

signal BUS_A : std_logic_vector (3 downto 0)

signal BUS_B : std_logic_vector (3 downto 0)

signal BYTE : std_logic_vector (7 downto 0)

cuidado
al
comparar

C <= "1111" if (C > D) then
 D <= "1011" true

BUS_A(3) <= '1';

BUS_B <= (3 => '1', 2 downto 1 => '0', others => '0');

BUS_A <= BUS_B;

BUS_B <= "1010";

BYTE <= BUS_A(3 downto 1) & BUS_A(0) & BUS_B

if (BUS_B = "1010") then

Contador

modulo=16
nbits=4

entity contador is

generic (

modulo: integer := 16;

nbits: integer := 4);

ports (

ENABLE : in std_logic;

DATOS : in std_logic_vector(nbits-1 downto 0);

LOADn : in std_logic;

RESETn : in std_logic;

CLK : in std_logic;

TC : out std_logic;

CNT : out std_logic_vector(nbits-1 downto 0);

end contador

architecture a of contador is

signal cuenta : std_logic_vector(nbits-1 downto 0);

constant modulo_menos_uno : integer := modulo - 1;

begin

process (CLK, RESETn)

begin

if (RESETn = '0') then

cuenta <= (others => '0');

elsif (CLK'event and CLK = '1') then

if (ENABLE = '0') then

cuenta <= cuenta;

elsif (LOADn = '0') then

cuenta <= DATOS;

else

if (cuenta = modulo_menos_uno) then

cuenta <= (others => '0')

-- se puede hacer, para cambiar cuenta inicial:

-- cuenta <= CONV_STD_LOGIC_VECTOR(inicial, nbits)

-- siendo inicial un parámetro o constante integer

else

cuenta <= cuenta + 1;

end if;

end if;

end if;

end process;

CNT <= cuenta;

TC <= '1' when cuenta = modulo_menos_uno else
'0';


-- se puede activar una salida ante cualquier n° integer de cuenta

SALIDA <= '1' when cuenta = constante_tipo_integer else
'0';

ej: modulo_partido_dos
definido junto a modulo_menos_uno

end a;

Para que funcione en un gdf primero hay que editar el símbolo y hacer que sea éste:



1: Cambiar la etiqueta haciendo doble clic

2: Element > Enter Parameters
Poner sus nombres dando a Add, pueden dejar Value en <none>.
Ya los pedirá al poner el símbolo en el gdf.